工学院情報通信系
情報の暗号化、自然現象のシミュレーション、AIコンピューティングにおいて乱数の需要は急速に高まっている。従来の乱数生成回路は特性ばらつきや温度変化に弱く、安定動作が困難であった。本研究では、ばらつきの影響を自律補償しキャリブレーションを不要とする回路技術を開発した。これにより、超小型・低消費電力かつ高速動作可能な乱数生成回路をチップ内に高密度集積でき、大規模応用を通じ次世代コンピューティングとセキュリティ技術の発展に貢献する。
本研究成果の事業化を通じて、誰もが利用できる究極の物理乱数源を市場に普及させ、TRNG分野で主要プレーヤーとなることを目指す。半導体プロセスの進化に依存しない強固な技術基盤を確立することで、長期的な競争優位を維持する。さらに、エッジAI向け超低消費電力版やデータセンター向け超高速版など、多様なソリューションを展開し、国内外の市場ニーズに応える事業モデルを構築する。これにより、持続的な成長と国際市場でのリーダーシップを実現し、安全で信頼性の高い情報社会の発展に貢献する。
物理乱数、TRNG、暗号化、セキュリティ、半導体集積回路